内存时序是什么意思？

　　内存时序(英文：Memory timings或RAM timings)是叙述同歩动态性随机存储器储存器(SDRAM)特性的四个主要参数：CL、TRCD、TRP和TRAS，企业为时钟周期。最少时间依据标准设定的，因而能够 为每一个DDR标准载入尽量快的RAM时刻表。

　　大家以时钟周期来衡量内存时序，零售商列举的时间由破折号隔开的四个数据，如16-18-18-38。数据越小，速率越快。

　　第一个数据：CAS延迟时间(CL)

　　运行内存回应CPU需要的时间CAS延迟时间(CL)，可是不可以独立地考虑到CL。这一公式计算将CL时间转换为纳秒，根据RAM的传输速度：

　　(CL/转移率)x2000

　　因而，假如RAM的CL较短，则比较慢的RAM事实上能够 具备较低的具体延迟时间。

　　第二个数据：TRCD

　　RAM控制模块应用根据网格图的寻址方式设计方案，行号和列号的相交表明特殊的内存地址。行详细地址到列详细地址延迟时间(TRCD)精确测量在运行内存中键入新行和逐渐浏览在其中的列中间的最少延迟时间，您能够 将它当作是RAM“抵达”详细地址所耗费的時间，从此前不主题活动的行接受第一个位需要的时间TRCD CL。

　　第三个数据：TRP

　　行预充电時间(TRP)精确测量在运行内存中开启新行所涉及到的延迟时间，在技术上讲，它衡量了将precharge指令传出到闲置不用(或关掉)一行与激话指令传出到开启另一行中间的延迟时间。它一般和第二个数同样。同样的要素危害这两个实际操作的延迟时间。

　　第四个数据：TRAS

　　行活动的具体时间(TRAS)精确测量行务必维持开启情况以恰当载入数据信息的最少循环系统数，在技术上讲，它衡量了激话指令与在同一行传出预充电指令中间的延迟时间，或是是开启和关掉这家银行中间的最短期内。针对SDRAM控制模块，TRCD CL测算TRAS。

　　如何计算内存时序?

　　内存时序能够 根据CPU-Z或BIOS/UEFI等手机软件在设备或控制模块上寻找， RAM控制模块的全名以下：

　　DDR4 3200 (PC4 25600)

　　DDR4叙述了与集成ic兼容的DDR的转化成，同样的数据(2,3,4)发生在PC号中，叙述的是同样的物品。

　　第一个四位数，在大家的实例中为3200，一般表明RAM的数字时钟速率(以MHz为企业)，这一数据事实上汇报了以每秒钟兆位传输速度为企业的数据速率。

　　在DDR RAM中，具体的数字时钟速率是数据速率的一半——在大家的事例中是1600Mhz，虽然在RAM內部数字时钟速率400Mhz的基本上根据加法预取位来提升 。

　　可是因为DDR每时钟周期传送2次数据信息，因而合理数字时钟速率能够 说成具体数字时钟速率的二倍。因而，数据信息率是合理的一样，RAM的数字时钟速率在MHz。

　　在大家的实例中，PC数字25600表明了以兆字节每秒钟(MB/s)为企业的传输速度。根据将数据速率(以megatransfers为企业)乘于I/O系统总线的总宽(在全部当代电脑主板中为64位)，我们可以明确很有可能的较大 传输速度：

　　每秒钟3200兆位传送x 64位/8位/字节数= 25600 MB/s

　　每一个数据单独地对你说RAM的速率有多快，但这两个数据出示了同样的信息内容，仅仅方式不一样。